2008年1月30日 星期三

利用arm 組語寫的簡單範例,上課時CODING完成的Copy a block of memory

  AREA ASM10,CODE,READONLY  
  ENTRY  
START  
  LDR R12,=SOURCE
  ADD R14,R12,#192  ;48BYTE * 4 = 192
  LDR R13,=DEST
  
loop


  LDMIA R12!,{R0-R11} 
  STMIA R13!,{R0-R11} 
  CMP R12,R14
  BNE loop
  
STOP
  LDR R0,=0X18
  LDR R1,=0X20026
  SWI 0X123456


  AREA DATAAREA,DATA,READWRITE
SOURCE DCD 1,2,3,4,5,6,7,8,9,0,1,2,3,4,5,6,7,8,9,0,1,2,3,4,5,6,7,8,9,0,1,2,3,4,5,6,7,8,9,0,1,2,3,4,5,6,7,8
DEST DCD 0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0
  END  


沒有留言:

張貼留言

FPGA Verilog 的學習經驗,提供給要入門的新手

今天簡單說說 FPGA Verilog 的學習經驗,提供給要入門的新手: 1.對自己寫的FPGA Verilog程式,所生成的數位電路要心中有數。 這一點個人認為很重要,就正如寫 C語言,心中要能生成對應的組合語言一樣,我是這樣要求自己的。 雖然 FPGA Verilog語言...