星期二有修【軟體工程概論】的同學,
本學期評分標準為: 期中考 佔 25%、期末考 佔 35%、平常成績(包含出席率、小考、報告) 佔 40%
今天簡單說說 FPGA Verilog 的學習經驗,提供給要入門的新手: 1.對自己寫的FPGA Verilog程式,所生成的數位電路要心中有數。 這一點個人認為很重要,就正如寫 C語言,心中要能生成對應的組合語言一樣,我是這樣要求自己的。 雖然 FPGA Verilog語言...
沒有留言:
張貼留言