2012年6月11日 星期一

5種方法解除開機密碼



5種方法解除開機密碼




教你怎樣解除電腦開機密碼!!!先記下來,以後總會有用到的!!!此方法僅供電腦教師交流,嚴禁作為非法手段使用!

























方法一




在開機時,按下F8進入帶命令提示符的安全模式

輸入”NET USER+用戶名+123456/ADD”可把某使用者的密碼強行設置為”123456




方法二




如使用者忘記登入密碼可按下列方法解決

1.
在電腦啟動時按〔F8〕及選〔Safe Mode With
Command Prompt


2.
選〔Administrator〕後便會跳出〔Command
Prompt
〕的窗口


3.
用〔Net〕的命令增加一個用戶,例:增加一個用戶名為alanhkg888,命令語法如下:

net user alanhkg888/add 4.
將新增用戶提升至Administrator的權力,例:提升剛才增加使用者alanhkg888的權力,命令語法如下

net localgroup administrators alanhkg888/add 5.
完成上列步驟後重新開機電腦,在啟動畫面上便增加了一個用戶alanhkg888了,選alanhkg888進入

6.
登入後在〔控制台〕〔使用者帳戶〕選忘記密碼的使用者,然後選〔移除密碼〕後〔等出〕

7.
在登入畫面中選原來的使用者便可不需密碼情況下等入(因已移除了)

8.
刪除剛才新增的用戶,在〔控制台〕〔使用者帳戶〕選〔alanhkg888〕,然後選〔移除帳戶〕便可


*
不適用於忘記安裝時所設定〔administrator〕的密碼




方法三




1、重新開機Windows XP,在啟動畫面出現後的瞬間,按F8,選擇帶命令列的安全模式運行。

2
、運行過程停止時,系統列出了超級使用者administrator和本地使用者owner的選擇功能表,滑鼠點擊administrator,進入命令列模式。

3
、鍵入命令:”net user owner 123456/add”,強制性將OWNER用戶的口令更改為”123456″。若想在此添加某一用戶(如:用戶名為abcdef,口令為123456)
的話,請鍵入”net user abcdef
123456/add”,
添加後可用”net localgroup administrators abcdef/add”命令將使用者提升為系統管理組administrators使用者,具有超級許可權。


4.DOS
下刪windows\system32\config裡面的SAM檔就可以了

5.
開機後按鍵盤的Delete鍵進入BIOS介面。找到User Password選項,其預設為關閉狀態。啟動並輸入使用者密碼(1~8位元,英文或者數字)。電腦提示請再輸入一遍以確認密碼無誤,保存退出後重新啟動機器,這時就會在開機時出現密碼功能表




方法四




如果是FAT32,進入DOS,刪除cwinntsystem32configsam*.*就可以了。登陸只要輸入administrator不輸密碼即可。然後創建一個新的。要是NTFS則無效

另外如果你的系統沒有加過微軟的輸入法補丁的話也可以利用輸入法的漏洞去做一個管理員許可權帳號,

具體方法如下:

開機後,Win2000自啟動,出現登錄視窗,顯示用戶名,並要求輸入密碼(當然這時你不會有密碼)

這時請將輸入焦點置於用戶名一項,用Ctrl+Shift切換輸入法(隨便選上一種,只要能出現輸入法工具條的就行)。在出現的輸入法提示工具條上按一下右鍵,選擇幫助,會彈出一個説明視窗。接下來你需要在這個視窗裡找到一個(綠色帶底線)超級連結,並用SHIFT+滑鼠左鍵按一下,打開它會彈出一個IE視窗,請在視窗位址欄裡輸入c:,到這步你應該很清楚怎麼做了。只要點擊標準按鍵的向上,會發現你可以進入控制台了,進入後你可以直奔使用者和密碼接下發生的事只有你自己知道了。




方法五




我們知道在安裝Windows XP過程中,首先是以”administrator”默認登錄,然後會要求創建一個新帳戶,以便進入Windows XP時使用此新建帳戶登錄,而且在Windows XP的登錄介面中也只會出現創建的這個用戶帳號,不會出現”administrator”,但實際上該”administrator”帳號還是存在的,並且密碼為空。

此方法僅供電腦教師交流,嚴禁作為非法手段使用!




 





沒有留言:

張貼留言

FPGA Verilog 的學習經驗,提供給要入門的新手

今天簡單說說 FPGA Verilog 的學習經驗,提供給要入門的新手: 1.對自己寫的FPGA Verilog程式,所生成的數位電路要心中有數。 這一點個人認為很重要,就正如寫 C語言,心中要能生成對應的組合語言一樣,我是這樣要求自己的。 雖然 FPGA Verilog語言...