專題題目是透過RS-232控制步進馬達持續正轉、持續反轉、停止與運轉時的轉速控制,下圖是由學員完成的電路圖:
下圖是LAYOUT完成,尚未對GND鋪銅之擷取圖。
下圖是LAYOUT完成,對GND鋪銅之擷取圖,我先將其轉成 PDF 檔,再擷取成jpeg檔,所以看GND鋪銅會不精細。
今天簡單說說 FPGA Verilog 的學習經驗,提供給要入門的新手: 1.對自己寫的FPGA Verilog程式,所生成的數位電路要心中有數。 這一點個人認為很重要,就正如寫 C語言,心中要能生成對應的組合語言一樣,我是這樣要求自己的。 雖然 FPGA Verilog語言...
沒有留言:
張貼留言