第一期【工業控制應用設計實務班】於6/30日剛結訓，感謝這一班的學員對本課程教學品質的認同，給我很大的信心與鼓勵^^。
而我在最後一堂課時，也順便完成一整合範例：具有Multi Thread、RS232、Share Memory、Create Process、 and Socket Programming的工控範例程式。經由完整有規劃的訓練，我衷心希望每位上完此課程的業界同仁，在其專業領域都能得到最大的幫助。
這裡先貼上部分學員的心得。
訂閱：
張貼留言 (Atom)
FPGA Verilog 的學習經驗，提供給要入門的新手
今天簡單說說 FPGA Verilog 的學習經驗，提供給要入門的新手： 1.對自己寫的FPGA Verilog程式，所生成的數位電路要心中有數。 這一點個人認為很重要，就正如寫 C語言，心中要能生成對應的組合語言一樣，我是這樣要求自己的。 雖然 FPGA Verilog語言...
-
今天簡單說說 FPGA Verilog 的學習經驗，提供給要入門的新手： 1.對自己寫的FPGA Verilog程式，所生成的數位電路要心中有數。 這一點個人認為很重要，就正如寫 C語言，心中要能生成對應的組合語言一樣，我是這樣要求自己的。 雖然 FPGA Verilog語言... -
這影片是紀錄 【Python +OpenCV】Python 3 程式設計最佳入門到進階應用實戰工程師培訓班:基礎至進階語法+影像處理與辨識(OpenCV) 課程的DEMO部分，請參考相關網頁： 先決條件是必須先安裝好相關的程式: Python、Opencv。。。。。。 ...
-
寫這些都是，我在 C&C++程式設計實務實戰班(基礎+進階) 課程上課內容之相關資訊與課程LAB實作經驗(加強學習效果)的剪影： 1. 在DEV-C++執行的 pthread_cancel程式範例 與 【C&C++程式設計實務基礎班】上課實作(CODING)完...
沒有留言:
張貼留言