2009年9月2日 星期三

加開一班~嵌入式Linux 實戰精修班,請參考※※如期開課※※

今晚我上課結束後,已經晚上10點了,有一位學員,是以前上過我C/C++程式課程及【嵌入式Linux驅動程式精修班】的學員,特地跑到自強,來問我這一班上課的方式(PS:聽他說,他已經準備要報此一課程囉,這裡我先恭喜他^^。另外,在短短的時間內,自強基金會能夠快速招到如期開課的人數,實在~~厲害~~@@)。針對這一加開班別,它不同於【嵌入式Linux系統軟體設計工程師就業養成班】,也不同於【嵌入式Linux 驅動程式實作精修班】,【嵌入式Linux系統軟體設計工程師就業養成班】時數最長,每一模組的課程時數達48小時,當然講的內容很多且會讓學員有更多的實作機會;

那【嵌入式Linux 驅動程式實作精修班】課程時數僅24H,所以以我 "講解" 兼實際在ARM板實作為主,之後再立即傳給學生觀看程式碼,但未給學員多餘時間實作。


而 【嵌入式Linux 實戰精修班】在於這兩者之間,上課特性一樣是我 講解完程式理論後,立即在 ARM 板上實作給學員看,之後 再立即傳給學生觀看程式碼,也讓學員有機會在ARM板跑該程式。



參考網址如下:http://edu.tcfst.org.tw/edm/98C095.asp








 

您還在比較其他單位所開的課嗎?

不怕你比較就怕你不知道


投資自己最佳時機,就趁現在!


 



























課程代碼



98C095



課程名稱



嵌入式 Linux 實戰精修班


贈送 ARM 9 教學開發板 (價值$12,000 )



課程大綱 (詳細課程內容請點選下面課程)



【精修班基礎入門1Linux 先修班
【精修班基礎入門
2Linux Programming 先修班-GNU Make
【精修班模組A設計實作ARM嵌入式開發板-以 ARM 9 為例
【精修班模組B嵌入式 Linux 系統實作與程式設計實務班
【精修班模組
CStep by Step 講授嵌入式開發板 Linux 驅動程式實務班
【精修班模組D嵌入式系統專案實作



上課地點



自強基金會台北分部(台北市金華街1103)



課程費用



原價63,900


9/12前報名及完成繳費,享有88折優惠價56,200


9/26前報名及完成繳費,享有優惠價59,000



課程洽詢



(02)3322-3139分機2287,林小姐(HCLin@tcfst.org.tw)



備  註



「嵌入式 Linux 實戰精修班」不開放單選模組課程報名。




課程特色


1.         課程以實作為主、理論為輔之導向,使用ARM9教學開發板


2.         小班教學,結合實務,整個課程均環繞在ARM開發板上講解,且相關程式範例是於ARM開發板上實作執行,課程規劃紮實、完整


3.         從基礎的程式設計開發,再延展至嵌入式Linux實作平台練習,真正達到訓用合一的訓練目標


4.         講師群具有豐富的教學與實務經驗,讓學員真正學到嵌入式基本功夫


 


預期成效



學員具有能夠獨立完成嵌入式Linux系統移植驅動程式開發應用系統軟體開發等多項技能


2 則留言:

  1. 江老師你好:
    我之前有上過您的課,覺得您教的不錯,想要繼續學習一套完整的Linux課程,
    所以想要請教一下,這次的課程跟今年三月份的嵌入式Linux實戰系列課程,差別在哪裡呢?
    因為課程時數差了近一百個小時,是否有些部分省略?那是哪些部分有省略呢?
    謝謝!

    回覆刪除
  2. 1. [我之前有上過您的課,覺得您教的不錯] <-- 謝謝您的鼓勵。
    2. 針對這一加開班別,它不同於【嵌入式Linux系統軟體設計工程師就業養成班】,也不同於【嵌入式Linux 驅動程式實作精修班】,【嵌入式Linux系統軟體設計工程師就業養成班】時數最長,每一模組的課程時數達48小時,當然講的內容很多且會讓學員有更多的實作機會 , 【嵌入式Linux 實戰精修班】重要的 模組  A~D ,每個模組僅少了 6 小時,也都有 達到32小時喔,只是講的內容真的很豐富,也都有實戰。只是差在沒給學員當場實作(這很浪費時間的)。 所以很物超所值^^
    3. 模組A~D 講的內容沒省略喔,僅省略 給學生實作部份。我希望學員回家後,立刻實作。有問題再回來問我^^

    回覆刪除

FPGA Verilog 的學習經驗,提供給要入門的新手

今天簡單說說 FPGA Verilog 的學習經驗,提供給要入門的新手: 1.對自己寫的FPGA Verilog程式,所生成的數位電路要心中有數。 這一點個人認為很重要,就正如寫 C語言,心中要能生成對應的組合語言一樣,我是這樣要求自己的。 雖然 FPGA Verilog語言...