2010年12月28日 星期二

FPGA 系統整合設計實務實作班,由基礎到進階分為模組A、模組B、模組C


課程師資:


江義華技術團隊講師:SimonSimon具有 15 年【數位IC】設計經驗,過去任職於 IC設計公司之IC設計經理,具有多媒體播放晶片、USB實體層數位電路晶片、多項介面IO晶片設計之實務經驗,這些產品的 Prototype 是以 FPGA 設計完成。具有多年且深厚之 FPGA 系統研發之經驗。



 


【模組AFPGA Base系統整合設計實務實作班


 


課程目標:


本課程以實作為主、理論為輔,用Verilog硬體描述語言及FPGA電路合成,培養學員熟悉FPGA數位設計流程,並以LAB方式大量講解FPGA設計常見的專題,藉以培養學員利用數位設計技術能力


 


修課條件:


數位邏輯基本觀念


 


課程大綱:


1. FPGA 元件及架構介紹


2. FPGA 開發工具介紹及FPGA實習板


3. FPGA 接腳及時域限制條件(Pin & Timing Constraints)及相關設定


4. HDL 語言指令及程式介紹


5. HDL Basic Concepts


6. HDL Coding for Combinatorial Logic


7. HDL Coding for Sequential Logic


8. Test Bench


9. FPGA IO控制


10. FPGA 基本輸出入實習


11. FPGA 七段顯示器實習


12. FPGA 點矩陣LED實習


13. FPGA 周邊控制與PC通訊實習


14. FPGA 通訊介面實習


15. FPGA PWM控制實習


16. FPGA I 2C介面通訊實習


17. FPGA ADC類比數位轉換器實習


18. FPGA 周邊記憶體EEPROM讀寫實習


 


上課時數:30 小時


 


 


【模組B】以FPGA Base實現SoC系統雛型實務實作班


課程目標:


本課程以實作為主、理論為輔,用Verilog硬體描述語言及FPGA電路合成,培養學員熟悉FPGA數位設計流程,並以LAB方式大量講解FPGA設計常見的專題,藉以培養學員利用數位設計技術能力


 


修課條件:


數位邏輯基本觀念與FPGA設計技術,或上過【模組AFPGA Base系統整合設計實務實作班


 


課程大綱:


1、三個設計基本原則,包括面積和速度的平衡互換原則,硬體可實現原則和同步設計原則。


2三個個常用操作技巧,包括Ping-pong Buffer,串並轉換操作和pipeline流水線操作等技巧。


3三個常用IP模組使用,包括片上的記憶體(SRAMFIFOROM),時脈管理(DCM), 和串列收發器(SERDES)等。


4VGA 控制器I: 基本原理, VGA 同步原理, 圖像物件產生,


5VGA 控制器II: 字元產生 VGA 字元物件結合


6PicoBlaze RISC I 硬體架構:CPU內部結構, 研發流程, 堆疊RISC CPU同步狀態機原理、結構和設計


7CORE Generator System HDL design with IP core flowLAB:產生 ROM, RAM, DCM IP


8LABUART IP結構和設計


9LABI 2C IP結構和設計


 


上課時數:36 小時


 


 


【模組CFPGA Base 之系統雛型除錯與驗證實務實作班


課程目標:


學習FPGA系統除錯常用技術及相關知識。包含基於模型的系統仿平臺構建方法PicoBlaze系統程式設計除錯硬體除錯利器ChipScope Pro工具介紹,並實際Lab方式來實作VGA PicoBlaze 嵌入式平台除錯方式,藉以講解FPGA常用的除錯技巧


 


修課條件:


數位邏輯基本觀念與FPGA設計技術,或上過【模組AFPGA Base系統整合設計實務實作班


 


課程大綱:


1、週邊界面及系統晶片整合架構介紹


2、基於模型的系統仿真平臺構建方法 (lab)


3PicoBlaze RISC II 指令集:CPU指令集,組合語言,PicoBlaze  組譯器的用法與組譯器指令


4PicoBlaze RISC III 整合發展環境(IDE):組合語言發展,PicoBlaze  IDE 介紹, JTAG port download 除錯


5ChipScope Pro 工具介紹Core Generator 產生ILA, ICON core, ChipScope Pro Analyzer 的使用, 實際用於此SoC系統 wavefrom 產生及debug


 


上課時數:18 小時


 


沒有留言:

張貼留言

FPGA Verilog 的學習經驗,提供給要入門的新手

今天簡單說說 FPGA Verilog 的學習經驗,提供給要入門的新手: 1.對自己寫的FPGA Verilog程式,所生成的數位電路要心中有數。 這一點個人認為很重要,就正如寫 C語言,心中要能生成對應的組合語言一樣,我是這樣要求自己的。 雖然 FPGA Verilog語言...