2009年8月20日 星期四

接案的原則 - by 杜兄理論

杜兄說:簽約收錢後,案子才開始花時間作,包含找零件看規格。


哈!!,那我不就做了冤大頭了。目前有一個案子,一開始的時候某A規格定的不夠明確,找我接此開發案。一開始我看了要求與規格,啥...不會這麼簡單吧!! 可是了解之後,心想糟了,這某A對規格應該是不清楚才是。這樣一來,連續兩三星期下來,我一面幫他思考他要的是什麼?一面找此案會用的IC,同時間看這些IC的規格。同時間每週定會商談案子相關事項。令我傻眼的是,怎麼規格越變越多,又一直加入他想要的功能與要求,這時我心裡直想:你不會一次說清楚喔,這樣我會很累耶。 唉都談了,又花了近四週的時間在上面,要求的功能是週週變,我咧@@。


談到最後一次,現在要加上能插入SD卡功能,又要有能類似MP3播放功能...........,我.....當下決定快刀斬亂麻,案子不接,立即停損^^(我未收此案任何費用)。但是案子總要幫人家解決吧,我想就 PASS 給杜兄好囉。


唉! 此案花了我一些時間,且決定停損前,又為了某A的新要求,找到一顆新的 ARM Cortex M3 CPU  來符合一直增加的功能需求(PS:原來是用 8051 就可達成的),且.....我又下 ORDER 了一個該 ARM Cortex M3 官方的開發板,花了我不少錢,哈 這下子這個 官方的開發板 我又要自己吃下來囉@@。


昨天跟杜兄說及此事,最後他說:【簽約收錢後,案子才開始花時間作,包含找零件看規格。】。嗯,這個我要跟他看齊^^


沒有留言:

張貼留言

FPGA Verilog 的學習經驗,提供給要入門的新手

今天簡單說說 FPGA Verilog 的學習經驗,提供給要入門的新手: 1.對自己寫的FPGA Verilog程式,所生成的數位電路要心中有數。 這一點個人認為很重要,就正如寫 C語言,心中要能生成對應的組合語言一樣,我是這樣要求自己的。 雖然 FPGA Verilog語言...