10. 請以 µC/OS-II 寫出兩個TASK，其中第一個TASK 負責自超級終端機印出訊息( 透過 OSTimeDly 方式 )，第二個TASK
可自UART接收輸入一選定的數值，第二個TASK依此數值去讀取Array 表之對應的字串，將此字串值通知第一個TASK( 可透過 任何Event 方式或Share Memory方式)，以改變TASK1印出訊息之方式，且可讓印出訊息時間改變。
訂閱：
張貼留言 (Atom)
FPGA Verilog 的學習經驗，提供給要入門的新手
今天簡單說說 FPGA Verilog 的學習經驗，提供給要入門的新手： 1.對自己寫的FPGA Verilog程式，所生成的數位電路要心中有數。 這一點個人認為很重要，就正如寫 C語言，心中要能生成對應的組合語言一樣，我是這樣要求自己的。 雖然 FPGA Verilog語言...
-
今天簡單說說 FPGA Verilog 的學習經驗，提供給要入門的新手： 1.對自己寫的FPGA Verilog程式，所生成的數位電路要心中有數。 這一點個人認為很重要，就正如寫 C語言，心中要能生成對應的組合語言一樣，我是這樣要求自己的。 雖然 FPGA Verilog語言... -
這影片是紀錄 【Python +OpenCV】Python 3 程式設計最佳入門到進階應用實戰工程師培訓班:基礎至進階語法+影像處理與辨識(OpenCV) 課程的DEMO部分，請參考相關網頁： 先決條件是必須先安裝好相關的程式: Python、Opencv。。。。。。 ...
-
今天去中壢資策會講解 ARM-PXA270 教學開發板的使用操作與簡單的技術問題回答，在其中有一位剩一個月就要結訓的學員，與我聊天，我得知該學員上一個工作是在鼎新公司，使用Delphi語言寫ERP系統，他提到在鼎新寫ERP工程師要看的三本書，有我寫的 【Delphi Object...
沒有留言:
張貼留言