2012年8月26日 星期日

嵌入式ARM-Cortex M3系統開發實戰認證班 第10題題目。



10. 請以 µC/OS-II 寫出兩個TASK,其中第一個TASK 負責自超級終端機印出訊息( 透過 OSTimeDly 方式 ),第二個TASK
可自UART接收輸入一選定的數值,第二個TASK依此數值去讀取Array 表之對應的字串,將此字串值通知第一個TASK( 可透過 任何Event 方式或Share Memory方式),以改變TASK1印出訊息之方式,且可讓印出訊息時間改變。





沒有留言:

張貼留言

FPGA Verilog 的學習經驗,提供給要入門的新手

今天簡單說說 FPGA Verilog 的學習經驗,提供給要入門的新手: 1.對自己寫的FPGA Verilog程式,所生成的數位電路要心中有數。 這一點個人認為很重要,就正如寫 C語言,心中要能生成對應的組合語言一樣,我是這樣要求自己的。 雖然 FPGA Verilog語言...