2012年9月12日 星期三

電平信號在PCB上的傳播速度



下面內容節錄自 Internet: 




電信號在真空中的傳播速度是光速,3 *
10^8 m/s or 11.8 inch/ns
,在其他的介質中,如果相對介電係數是Er ,則傳播速度為 11.8 * Er^0.5。例如,在水中,水的相對介電係數是80,所以,傳播速度是真空中的1/9 ,即11.8 / 80^0.5




PCB中,FR4的相對介電係數約為4,所以,傳播速度是真空中的一半,即11.8 / 4 ^0.5 = 5.9 inch/ns,對於兩個200Msin wave號,如果trace的長度相差200mil,則信號從driver到達receiver的時間相差:200 / 5900 = 0.034ns;200M的信號每個週期的時間為5ns




所以,判斷200mil的線長誤差的依據在於這個0.034ns的時間差能否引起時序問題。




---------------------------------------------------------------------




時間的單位換算 1=1000毫秒(ms) 1毫秒=11,000(s) 1=1,000,000
微秒(μs) 1微秒=11,000,000(s) 1=1,000,000,000 納秒(ns) 1納秒=11,000,000,000(s)
1
=1,000,000,000,000 皮秒(ps) 1皮秒=11,000,000,000,000(s)




---------------------------------------------------------------------




信號在pcb走線上傳輸需要一定的時間,普通FR4板材上傳輸時間約為每納秒6英寸,當然表層走線和內層走線速度稍有差別。




試驗中發現的經驗資料為,當信號在pcb走線上的時延高於信號上升沿的20%時,信號會產生明顯的振鈴。對於上升時間為1ns的方波信號來說,pcb走線長度為0.2*6=1.2inch以上時,信號就會有嚴重的振鈴。所以臨界長度就是1.2inch,大約3cm




---------------------------------------------------------------------




FR4板材信號速度為6in/ns:這樣計算出來的




Vp= V/sqrt(Er)




ErFR4的介電常數




V是光速




VpFR4的介電常數。





沒有留言:

張貼留言

FPGA Verilog 的學習經驗,提供給要入門的新手

今天簡單說說 FPGA Verilog 的學習經驗,提供給要入門的新手: 1.對自己寫的FPGA Verilog程式,所生成的數位電路要心中有數。 這一點個人認為很重要,就正如寫 C語言,心中要能生成對應的組合語言一樣,我是這樣要求自己的。 雖然 FPGA Verilog語言...